3D NAND供需渐趋平衡

3D NAND供需渐趋平衡 控制器侦错/带宽升级成为新重点

直到2017年上半，3D NAND内存由于产能提升速度不如预期，受到越来越多质疑。 所幸，随着各大内存供货商陆续进入64层3D NAND世代，目前业界已找到让产能稳定下来的甜蜜点，供给可望自下半年起逐渐回稳。 在内存供应无虞的情况下，接下来3D NAND内存技术的发展重点，将落在控制器身上，更强的侦错机制与传输带宽，会是不容忽视的技术趋势。

慧荣产品企划部协理黄士德指出，碍于物理上的限制，NAND内存的制程很难突破10奈米大关，迫使NAND内存供货商为继续提升储存容量及效能，不得不从2D结构转进3D结构。

不过，相关业者从2D转向3D的过程并不顺遂，对内存供应造成很大的影响。 此外，在Facebook、Google等网络巨头的数据中心加速扩建，储存需求与日俱增下，NAND内存供货吃紧的状况更加严重。 所幸，自2017年下半起，美光(Micron)、三星(Samsung)等主要供货商的64层晶粒陆续量产，3D NAND内存的供给才趋于稳定。

尽管32层、48层NAND内存早已进入量产，但这些3D NAND内存的成本效益并不理想。 黄士德分析，3D NAND内存必须迭到一定层数才开始具成本效益。 若堆栈层数不够，成本效益就会大打折扣。 目前看来，64层堆栈是成本效益最高的甜蜜点。

黄士德透露，相较15奈米2D TLC NAND内存芯片，64层3D TLC NAND内存芯片每GB成本可降低15%左右；待各家业者的96层技术于2018年进入量产，成本可望再进一步下修，甚至可让固态硬盘(SSD)更具竞争力， 加速取代传统硬盘。

不过，伴随层数提高、容量增加，干扰势必越来越多、越容易出错。 黄士德强调，NAND是不完美的内存，如同菜瓜布会越用越脏，此类内存在电荷收放过程中容易发生位错误(Bit Error)，影响效能与使用寿命。 此外，为了进一步降低储存成本，内存业界未来会导入QLC技术，即每一个Cell可储存4位数据，这对内存的可靠度、寿命会带来更多负面影响。

为增加可靠度、延长内存寿命，控制器必须支持错误校正码(ECC)等硬件除错机制。 现阶段，最适合NAND闪存的ECC机制为低密度奇偶检查码(LDPC)。

另一方面，鉴于NAND芯片的传输速度不断增加，现已达533~800MB/s，SSD接口从SATA转往PCIe已是大势所趋。 SATA最高带宽为750MB/s，很快就会不敷使用，而PCIe Gen3若采取4信道配置，带宽可达4GB/s；待2019~2020年英特尔(Intel)推出PCIe Gen4接口，带宽可望上看7GB/s， 且可应用于一般消费型计算机。 因此，未来控制器业者亦必须紧跟趋势，推出支持更高带宽的解决方案。