Intel 决心重返显示卡市场

Intel Architecture Day 2020: Intel Xe 显示卡有 Hardware Ray-Tracing

Intel 决心重返显示卡市场，在 Intel Architecture Day 2020 透露完整的 Xe 绘图市场蓝图。除了透露详细的 Tiger Lake 集显 Xe-LP 绘图架构外，同时还宣布代号为 DG1 的独立 GPU 已开始投产，预计在 2020 年开始出货。至于大家期待的 Xe-HPG 高性能显示卡将于 2021 年开始出货，很有机会由 TSMC 以 6nm 制程生产，并支援 Hardware Ray-Tracing 等高阶功能。

一个架构四个市场

在 Intel 计划中， Xe 绘图核心将拥有 4 个版本针对不同的市场，包括 Xe-LP 、 Xe-HPG 、 Xe-HP 及 Xe-HPC 。 Xe-LP 最先登场并已落实在 Tiger Lake 上采用，另有独立 GPU 版本 DG1 ，以及针对 Server 市场的版本 SG1 。至于 Xe-HPG 将以高性能、为游戏作最大优化的版本，于是次活动中未有透露太多讯息。 Xe-HP 及 Xe-HPC 则以 GPGPU 高性能运算为主，针对数据中心、 AI 及 HPC Exascale 市场为主。

Xe 绘图核心将拥有 4 个版本针对不同的市场

Intel 同时公布各 Xe 晶片所用制程。其中 Xe-HPG 将外判生产，很大机会由 TSMC 以 6nm 制程量产。

Xe-HP 将采用多核心 CPU 的概念，运算范围能够于 1 个裸晶区块，或是 2 个、4 个区块之间动态调整。

Xe-LP 较 Gen11 的改进

Xe-LP 核心拥有最多 96 个 EU ，是 Gen11 最多 64 个 EU 的 1.5 倍，使每时脉可提升 1536 flops 、 24 pixels 及 48 Texels，达到入门级显示卡的水平。在架构方面， Xe-LP 采用新的架构设计，包括非同步运算，视图实体化，取样器回馈，更新支援 AV1 的媒体引擎和更新的显示引擎。

所谓架构的改进，主要是 Xe-LP 把 Gen11 的每 EU 的 Thread control 改为 2 个 EU 共享 Thread control ，使每次可调动的资源倍增。从 Gen11 的 2x 4-wide FP/INT ALU 及 2x 4-wide FP/Extended Math ALU ，变成 Xe-LP 的 8-wide FP/INT ALU，拥有最多 2X 的 INT16 及 INT32 运算能力。与此同时，Xe-LP 加入 L1 Data Cache 并最多集成 16MB L3 Cache、增加 1 个即共 2 个 GT1 记忆体控制器，提供 2x 64bit 记忆体频宽可用。