群联导入新思科技新解决方案 加速晶片设计周期

EDA厂新思科技宣布其签核工程变更指令（engineering change order，ECO）解决方案Tweaker ECO，有效协助NAND控制晶片及储存解决方案厂群联电子（8299）实现无可比拟的设计到签核（design-to-signoff）运算能力，并加速其新世代大型设计的设计周转时间（turnaround time）。
这项突破性技术让群联电子将晶片设计周期的ECO迭代（iteration）减少50％，并将ECO周转时间缩短三倍，使其设计团队针对大型设计容量保有设计的灵活性，同时在人工智慧、资料中心、汽车、超连结（hyper-connectivity）、运算、工业和消费等设计应用上，也达到优异的功耗、效能和面积（PPA）优化目标。
随着晶片设计的尺寸和复杂性不断增加，传统ECO工具面临更多提升运算能力、增加机器储存和记忆体容量的需求。使用层阶设计（hierarchical design）等典型ECO策略与工具的公司，常常无法将大型设计所需的记忆体、储存空间和执行时间(runtime)降至最低，因而影响到设计的生产力。
而透过最新的Gigachip Hierarchical技术，Tweaker ECO能大幅缩短周转时间并减少数百gigabytes的记忆体，同时带来可预测的设计收敛以及更少的ECO迭代，却不会影响准确性。
具备Gigachip Hierarchical的ECO技术提供了可预测的层阶收敛（hierarchical convergence），经优化后能在单一机器上同时执行超过1亿个执行个体（instance）的设计和数百个情境（scenario），相较于传统的ECO流程，该技术能大幅降低所需的硬体资源。