台积电研发新型先进封装技术，预计将可增加产能

根据日经亚洲的报导，晶圆代工龙头中国台湾台积电在研究一种新的先进封装方法，使用矩形基板，而不是传统圆形晶圆，这一改变将能在每个晶圆上放置更多的芯片。
报导引用消息人士的说法指出，矩形基板目前正在试验中，尺寸为 510mm×515mm，可用面积是圆形晶圆的三倍多。因此，采用矩形基板就代表着边缘剩余的未使用面积将会更少，不但可以放置更多的芯片，以降低了作业成本。
不过，这项研究仍然处于早期阶段。而且，在新形状基板上的芯片封装上涂覆光阻剂是瓶颈之一，而且也需要像台积电这样拥有深厚财力的晶圆代工商来推动设备制造商改变设备的设计，满足需求。
报导指出，过去在芯片制造过程中，芯片封装技术曾被认为技术含量较低的阶段。但是在置成微缩创造出的效能逐渐递减，而且成本越来越高的情况下，先进封装藉由连结小芯片提高效能的方式，在保持半导体进步方面当前变得越来越重要。就像英伟达 H200 或 B200 这样的 AI 芯片，仅仅使用最先进的芯片生产技术，其效能提升将没有当前如此的高幅度。
报导强调，以英伟达 B200 芯片为例，台积电的先进芯片封装技术 CoWoS 可以将两个 Blackwell 图形处理单元结合在一起，并与八个高频宽记忆体（HBM）连接，进而达成快速数据传输和加速运算性能的目的。
现阶段，台积电为英伟达、AMD、亚马逊和 Google 生产 AI 芯片的先进芯片堆叠和封装技术使用的是 12 吋矽晶圆，这是目前最大的晶圆。市场人士表示，在一片 12 吋晶圆上只能制造 16 套 B200 芯片，这还是在生产良率为 100% 的情况下。而根据大摩的估计，较早的 H200 和 H100 芯片可以在一片晶圆上封装大约 29 套。然而，对于新的先进封装技术发展消息，台积电方面仅表示，公司密切观察先进封装的进展与发展，包括面板级封装在内。