台积电与三星新一代芯片技术对比：晶背供电技术的未来前景

晶背供电技术（BSPDN）作为下一代芯片制造技术，正引起业界的广泛关注。该技术预计将对芯片的生产产生深远影响，并被多个芯片代工巨头纳入其战略规划中。

据《韩国经济日报》报道，三星电子的晶圆代工部门高层透露，晶背供电技术（BSPDN，又称背面电轨）将使2纳米芯片的面积缩小17%。三星计划于2027年将这一技术应用于2纳米制程芯片的量产中。

三星代工制程设计套件（PDK）开发团队副总裁Lee Sungjae在西门子EDA论坛上指出，与传统的前端配电网络相比，BSPDN能够分别提升芯片的性能和功率8%和15%。这是三星首次对外公开其BSPDN技术的详细信息。

晶背供电技术的核心在于将电轨设置在晶圆背面，从而消除电路和信号线之间的瓶颈，缩小芯片面积，提升性能。该技术被认为是下一代芯片制造的关键突破。

目前，全球主要芯片代工厂正积极推进先进的芯片制程。英特尔计划在今年内将BSPDN技术应用于其20A（即2纳米节点）制程中，并将其称为“PowerVia”。全球晶圆代工市场份额占62%的台积电也计划于2026年底左右将BSPDN技术引入1.6纳米及以下制程。

此外，Lee Sungjae还透露，三星将在今年下半年量产基于第二代环绕式闸极（GAA）技术（SF3）的3纳米芯片，并计划将GAA技术引入2纳米制程。与第一代GAA技术相比，SF3可分别提升芯片的性能和功率30%和50%，同时缩小芯片尺寸35%。