​High NA EUV技术突破，三星HBM有望迎来新飞跃

最近，半导体行业迎来一则重磅消息：阿斯麦（ASML）的高数值孔径（High NA）极紫外光（EUV）光刻设备——High NA EUV，其良率大幅提升，这一进展为三星高带宽存储器（HBM）业务的突破带来了新希望 ，也引发了整个半导体行业的高度关注。
 High NA EUV：光刻技术新革命
High NA EUV光刻设备有效应用于2纳米以下制程，相较传统EUV系统，其数值孔径提升至0.55，分辨率提升至8纳米，晶圆每小时产出量（WPH）达185。使用该设备，芯片制造商通过一次曝光，就能让打印体积缩小1.7倍，晶体管密度提高2.9倍。2024年8 月，imec率先展示了采用单步High NA EUV光刻曝光进行图案化的行业相关逻辑和DRAM结构。紧接着，imec又展示了在使用金属氧化物（MOR）负性光刻胶进行单次High NA EUV光刻后，获得的20纳米间距金属化线结构，其良率超过90%。对蛇形和叉指金属化结构的测量，均显示出良好的电气良率，随机缺陷数量较少。这一成果，初步验证了High NA EUV光刻及其相关生态系统的强大能力。
 三星HBM业务：机遇与挑战并存
三星作为半导体领域的巨头，在DRAM和NAND闪存等传统领域地位稳固。然而，在HBM这一前沿技术领域，三星却遭遇了诸多挫折。此前，三星计划在2024年第三季度开始向英伟达供应HBM3E产品，但8层产品未能通过质量测试，12层产品的推出时间也推迟至2025年第二或第三季度。有报告显示，三星的8层HBM3E产品的数据处理速度，比SK海力士和美光的产品低约10%。究其原因，三星在DRAM技术上的问题，可能是导致HBM产品无法通过测试的关键。HBM通过垂直堆叠多个DRAM芯片实现，其性能很大程度上依赖底层DRAM技术。尽管三星早在2020年就率先在DRAM制造中引入EUV技术，2021年下半年开始量产1a DRAM，并在五层中采用EUV技术，但这一策略并未达到预期效果，使用EUV降低了大规模生产过程中的工艺稳定性，成本降低目标未能实现。
 High NA EUV良率提升，三星HBM迎来转机
High NA EUV良率的大幅提升，为三星HBM业务带来了新曙光。随着该技术在DRAM生产中的应用不断成熟，有望解决当前10纳米级第六代1c DRAM面临的良率问题，提升三星HBM产品的性能与质量。一旦突破，三星不仅能满足人工智能等高性能计算场景对HBM的需求，还有望巩固其在半导体市场的地位。此外，阿斯麦计划在2028年前后推出第三代High NA EUV光刻机（EXE:5400），2030年前后推出更高速的第四代High NA EUV光刻机（EXE:5600）。这些技术的迭代升级，将为三星等芯片制造商提供更强大的技术支持。
半导体行业正处于快速发展的关键时期，High NA EUV良率的提升，为三星HBM业务带来了突破的希望。未来，随着技术的不断进步，三星能否抓住机遇，在HBM市场实现飞跃，值得我们持续关注。