3D DRAM与321层NAND Flash重塑AI时代存储格局

全球存储芯片产业正迎来技术革新的黄金期，比利时微电子研究中心imec与根特大学联合宣布在3D DRAM领域取得重大突破——成功在300毫米硅晶圆上外延生长120层Si/SiGe叠层结构。这一成果不仅登上《Journal of Applied Physics》期刊，更被业界视为突破传统DRAM物理极限的关键里程碑。
传统DRAM制程已微缩至10纳米级以下，电容体积的持续缩小导致电荷存储难度剧增、漏电问题加剧，平面微缩技术逼近理论极限。为满足人工智能与高性能计算（HPC）对大容量存储的爆发式需求，业界将目光投向三维堆叠技术。这种技术路径与逻辑芯片的环绕栅极（GAA）架构异曲同工，通过垂直方向的立体结构设计突破平面限制。虽然当前被称作"3D存储器"的高带宽存储器（HBM）本质仍是基于TSV硅穿孔技术的2D芯片堆叠，但真正的3D DRAM将如3D NAND闪存般，在单芯片内部沿Z轴方向直接垂直堆叠存储单元。
研发团队通过创新性地在Si/SiGe层间引入碳元素，成功解决晶格不匹配导致的应力缺陷难题。这种"隐形黏胶"技术有效缓解了多层堆叠产生的结构应力，使得120层叠层的稳定性获得实验室验证。imec研究人员指出，该成果从材料层面证明了3D DRAM的可行性，随着应力控制工艺与制造流程的持续优化，未来3D DRAM有望复制3D NAND的商业化路径，为AI数据中心提供更高存储密度与能效比的新型解决方案。
在NAND闪存领域，韩国存储巨头SK海力士同步刷新行业纪录，率先实现321层2Tb QLC NAND Flash的量产突破。这款基于四比特单元（QLC）的存储芯片，通过将单芯片存储容量提升至2太比特（Tb），创下现有NAND产品集成度新高。为解决大容量带来的性能衰减问题，研发团队创新采用六平面架构设计，将传统四平面扩展为六个独立运行单元，使数据并行处理能力显著增强。实测数据显示，该芯片顺序读取速度较前代提升100%，写入性能提高56%，读取响应时间缩短18%，同时数据写入能效提升23%以上，在AI数据中心等低功耗场景中展现出独特优势。
SK海力士通过独特的32层堆叠封装技术，进一步将存储密度推向新高度。根据产品规划，这款321层NAND Flash将率先应用于PC端固态硬盘（SSD），并逐步拓展至企业级固态硬盘（eSSD）和智能手机嵌入式存储（UFS）市场。更值得关注的是，基于该芯片的超高容量eSSD解决方案，将借助堆叠封装技术满足AI服务器对海量存储与极速读写的双重需求，为生成式AI训练、大数据分析等前沿应用提供底层存储支撑。
存储芯片的技术跃进正在改写产业规则。从3D DRAM的垂直堆叠突破到321层NAND Flash的性能飞跃，这些创新不仅突破了传统存储器的物理瓶颈，更为人工智能、物联网、自动驾驶等新兴领域提供了关键基础设施。随着研发成果加速向商业化落地，全球存储产业格局或将迎来新一轮洗牌，而率先掌握核心技术的厂商，将在智能化时代的竞争中占据制高点。