imec突破3D堆叠散热瓶颈，HBM-on-GPU架构迈向实用化

在人工智能模型对算力需求呈指数级增长的推动下，将高带宽存储器（HBM）直接堆叠在图形处理器（GPU）上方的3D集成架构，被视为下一代AI计算系统的理想方案。然而，这种极致集成带来的超高功率密度与垂直热阻，长期制约其商业化应用。近日，在2025年IEEE国际电子器件会议（IEDM）上，比利时微电子研究中心imec发布了全球首项针对HBM-on-GPU 3D堆叠组件的系统级热学优化研究成果，成功将GPU峰值温度从危险的141.7°C降至安全的70.8°C，接近当前主流2.5D封装水平。
imec的研究团队构建了一个包含四颗GPU、每颗上方集成12层DRAM晶粒的HBM堆叠模型，并基于真实AI训练工作负载进行热仿真。结果显示，在未采用任何热管理策略时，3D架构的局部热点温度远超芯片安全运行阈值（通常<105°C），而同等散热条件下2.5D方案仅为69.1°C。为破解这一难题，imec提出“系统技术协同优化”（STCO）方法，融合技术层与系统层策略：技术层面包括优化硅中介层导热、改进凸块互连；系统层面则引入双面冷却、动态频率调节及HBM堆叠合并等手段。其中，将GPU核心频率适度降低，虽使训练任务耗时增加28%，却成功将温度压至100°C以下，同时凭借3D架构更高的通量密度，整体性能仍优于2.5D基线。
imec强调，这项突破不仅验证了HBM-on-GPU架构的工程可行性，更展示了跨层级协同设计在应对未来计算挑战中的核心价值。其新启动的“跨技术协同优化”（XTCO）计划，正围绕运算密度、供电、散热与内存带宽四大支柱，与无晶圆厂及系统厂商深度合作。随着AI芯片向更高集成度演进，imec的热管理方案或将为英伟达、AMD等厂商的下一代产品提供关键技术支撑，加速3D堆叠从实验室走向数据中心。