SK海力士攻坚AIP制程，剑指300层以上NAND成本瓶颈

面对NAND闪存堆叠层数迈向300层以上的技术挑战，SK海力士正全力开发名为AIP（All-In-Plug）的次世代制程技术，旨在破解高堆叠带来的成本与良率难题。当前，NAND制造需多次执行高深宽比接触孔（HARC）蚀刻流程，步骤繁复且成本高昂。AIP的核心创新在于将多段关键蚀刻整合为单一步骤，大幅提升生产效率并优化成本结构。
在2026年韩国半导体大会（SEMICON Korea）上，公司副总裁李成勋（Lee Sunghoon）强调，传统制程已难以支撑未来NAND发展，必须建立可预测次世代工艺难度的技术平台。AIP技术将率先应用于V11等新一代NAND产品，显著减少蚀刻次数，为300层以上堆叠奠定经济可行的制造基础。此举不仅关乎技术领先，更是商业竞争的关键——在HBM抢占高端市场的同时，SK海力士需确保其在主流NAND领域的成本优势，以应对美光、三星及中国厂商CJCC的激烈竞争。若AIP顺利量产，有望重塑NAND制造范式，巩固SK海力士在全球存储器市场的综合竞争力。