FMS 2026直击：三星押注zHBM与400层NAND
* 来源 : * 作者 : admin * 发表时间 : 2026-08-05
在美国圣克拉拉举行的 Future of Memory and Storage 2026（FMS 2026）大会上，全球存储头部厂商罕见地在同一舞台展示了各自面向 AI 时代的“破墙”方案。三星电子首次披露 zHBM、zNAND-O 及 V10 BV-NAND 路线图，并在展位摆出实体概念模型；SanDisk 联手 SK 海力士推动高带宽闪存（HBF）标准落地，并与铠侠联合发布 332 层 BiCS10 QLC NAND。技术路线的密集曝光，折射出 AI 算力瓶颈从“处理器主频”向“存储层级重构”迁移的产业共识。
据三星披露的工程目标，zHBM 配合下一代键合工艺，系统级性能可达 HBM5 的 8 倍，内存密度提升 10 倍以上，能效优化约 3 倍，热阻下降超过 50%。该架构
还允许在存储层与加速器层的夹层中嵌入定制化 IP，为云端客户预留软硬协同优化空间。公司亦谨慎表示，zHBM 仍处于概念与开发阶段，预计 2029 年前后才可能规模量产，最终表现取决于客户验证与良率爬坡进度。
在 NAND 侧，三星推出首款采用晶圆键合架构的 V10 BV-NAND，堆叠层数突破 400 层，存储密度较上一代 V9 提升约 58%，读写与接口性能同步升级，明确瞄准 AI 数据中心对 EB 级冷温热数据分层存储的需求。针对边缘侧，三星规划了采用 TSV 与 UCIe 接口的 zNAND-O，提供四层与八层版本，预计 2028 年量产，主打终端大模型本地部署所需的低延迟交换能力，兼顾高空间利用率与 I/O 效能。
HBF 登场：NAND 进入“高带宽俱乐部”
与三星的垂直集成路线形成互补的是 HBF（High Bandwidth Flash） 的标准化尝试。SanDisk 与 SK 海力士通过开放运算计划（OCP）在 FMS 期间发布了首版 HBF 技术规范，试图在服务器端的 HBM 与传统企业级 SSD 之间，插入一层“高带宽非易失性缓冲层”。
HBF 并非替代 HBM，而是以 8 层或 16 层 NAND 堆叠实现单模块最高 512GB 容量，提供 0.4–3.0 TB/s 的三级带宽区间，重点优化每瓦特、每平方毫米的容量密度。其采用通用芯粒互联标准 UCIe，便于 GPU/CPU 厂商以 chiplet 形式集成。Google DeepMind 与 AI 芯片设计公司 Tenstorrent 已被列为生态支持方。
SanDisk 同时展示了与铠侠联合开发的 BiCS10 QLC NAND，堆叠层数达 332 层，单位面积存储密度 37Gb/mm²，较上一代提升约 60%。通过 CMOS 阵列分离键合（CBA）与 Toggle DDR6.0 接口，QLC 架构下可实现 4.8Gbps 传输速率，并引入电源隔离技术缓解高密度堆叠的热积聚问题。配套的 E3.S 形态企业级 SSD 则针对 KV Cache（键值缓存）负载优化耐久度，预留 PCIe Gen6 兼容性。
产业启示：存储正在变成“系统问题”
一个值得注意的信号是：三星强调自身拥有“存储+代工+先进封装”全链条能力，可提供一站式 AI 基础设施方案；SK 海力士与 SanDisk 选择以开放标准（HBF+OCP）拉拢生态伙伴。两种路径背后，是 AI 时代存储竞争逻辑的质变——单纯卖颗粒的时代渐远，谁能帮客户解决“内存墙”“功耗墙”“成本墙”的系统三角难题，谁才握有议价权。
对于下游客户而言，技术路线的多元化意味着更灵活的选型空间：训练集群可继续依赖 HBM+zHBM 的高带宽金字塔，推理集群则可引入 HBF+高耐久 QLC SSD 做分层缓存，边缘设备则等待 zNAND-O 等低功耗方案的成熟。
三星的“Z轴突围”：从2.5D并排走向真·3D垂直堆叠
当前高端 AI 芯片普遍采用 2.5D 封装，将 HBM 与逻辑芯片（CPU、GPU 等 AI 加速器）并排置于硅中介层上。三星在本次大会上提出的 zHBM（vertical HBM），名字里的“z”即 Z 轴——意味着把 HBM 沿着垂直方向，直接堆叠在逻辑处理器正上方。
当地时间 8 月 4 日，三星在圣克拉拉展会现场展出 zHBM 与 zNAND-O 概念模型，并由闪存产品与技术负责人李镇烨（Jin-Yub Lee）执行副总裁、DRAM 设计团队负责人金京伦（Kyungryun Kim）副总裁共同发表题为《驱动 AI 革命浪潮：内存与存储架构的 3D 创新》的主题演讲。三星强调，zHBM 并非简单把现有 HBM 裸片摞高，而是配套引入混合铜键合（hybrid copper bonding）、多晶圆键合（multi-wafer bonding）等下一代接口与封装工艺，以此压缩 AI 处理器与内存之间的物理传输距离，同步提升信号完整度、降低热阻。据三星披露的工程目标，zHBM 配合下一代键合工艺，系统级性能可达 HBM5 的 8 倍，内存密度提升 10 倍以上，能效优化约 3 倍，热阻下降超过 50%。该架构
还允许在存储层与加速器层的夹层中嵌入定制化 IP，为云端客户预留软硬协同优化空间。公司亦谨慎表示，zHBM 仍处于概念与开发阶段，预计 2029 年前后才可能规模量产，最终表现取决于客户验证与良率爬坡进度。
在 NAND 侧，三星推出首款采用晶圆键合架构的 V10 BV-NAND，堆叠层数突破 400 层，存储密度较上一代 V9 提升约 58%，读写与接口性能同步升级，明确瞄准 AI 数据中心对 EB 级冷温热数据分层存储的需求。针对边缘侧，三星规划了采用 TSV 与 UCIe 接口的 zNAND-O，提供四层与八层版本，预计 2028 年量产，主打终端大模型本地部署所需的低延迟交换能力，兼顾高空间利用率与 I/O 效能。
HBF 登场：NAND 进入“高带宽俱乐部”
与三星的垂直集成路线形成互补的是 HBF（High Bandwidth Flash） 的标准化尝试。SanDisk 与 SK 海力士通过开放运算计划（OCP）在 FMS 期间发布了首版 HBF 技术规范，试图在服务器端的 HBM 与传统企业级 SSD 之间，插入一层“高带宽非易失性缓冲层”。
HBF 并非替代 HBM，而是以 8 层或 16 层 NAND 堆叠实现单模块最高 512GB 容量，提供 0.4–3.0 TB/s 的三级带宽区间，重点优化每瓦特、每平方毫米的容量密度。其采用通用芯粒互联标准 UCIe，便于 GPU/CPU 厂商以 chiplet 形式集成。Google DeepMind 与 AI 芯片设计公司 Tenstorrent 已被列为生态支持方。
SanDisk 同时展示了与铠侠联合开发的 BiCS10 QLC NAND，堆叠层数达 332 层，单位面积存储密度 37Gb/mm²，较上一代提升约 60%。通过 CMOS 阵列分离键合（CBA）与 Toggle DDR6.0 接口，QLC 架构下可实现 4.8Gbps 传输速率，并引入电源隔离技术缓解高密度堆叠的热积聚问题。配套的 E3.S 形态企业级 SSD 则针对 KV Cache（键值缓存）负载优化耐久度，预留 PCIe Gen6 兼容性。
产业启示：存储正在变成“系统问题”
一个值得注意的信号是：三星强调自身拥有“存储+代工+先进封装”全链条能力，可提供一站式 AI 基础设施方案；SK 海力士与 SanDisk 选择以开放标准（HBF+OCP）拉拢生态伙伴。两种路径背后，是 AI 时代存储竞争逻辑的质变——单纯卖颗粒的时代渐远，谁能帮客户解决“内存墙”“功耗墙”“成本墙”的系统三角难题，谁才握有议价权。
对于下游客户而言，技术路线的多元化意味着更灵活的选型空间：训练集群可继续依赖 HBM+zHBM 的高带宽金字塔，推理集群则可引入 HBF+高耐久 QLC SSD 做分层缓存，边缘设备则等待 zNAND-O 等低功耗方案的成熟。
关闭返回