HBM架构向下一代演进：基础晶粒承载部分运算，存算融合缩短数据搬运路径

在SEMICON Taiwan 2026等多场论坛中，产业共识正从“把HBM做得更快更大”转向“缩短内存与运算芯片距离、重组存算功能边界”。SK海力士提出，除延续2.5D硅中介层、迈向DRAM与逻辑垂直堆叠的3D整合外，还可将部分原由GPU或ASIC负责的预处理与控制功能，集成进HBM底部的基础晶粒（Base Die）。公司在CES 2026展示的Stream DQ客制化架构，即把数据预处理由GPU侧迁移至基础晶粒，减少HBM与处理器间往返传输，从而降低数据搬移功耗、减轻GPU负担。
技术路线上，HBM3/3E基础晶粒仍采用DRAM工艺，HBM4起导入先进逻辑制程（如与台积电合作），为基础晶粒嵌入更多控制与轻量运算功能留出设计空间。客制化HBM可依不同SoC伙伴需求调整带宽、容量与基础晶粒功能配置，使内存厂竞争维度从“带宽—容量—能效”延伸至“基础晶粒内放什么逻辑”。该类架构目前属公开展示方向，非全部下一代HBM强制规格，但已指明存内计算（PIM）与近内存计算从概念走向量产验证的产业节奏。