三星携手阿斯麦推进High NA EUV技术 瞄准2028年DRAM量产与12英寸光罩新生态
* 来源 : * 作者 : admin * 发表时间 : 2026-09-08
全球半导体制造正迎来新一轮技术跃迁。三星电子宣布与阿斯麦深化战略合作，计划于2028年前率先将高数值孔径极紫外光（High NA EUV）技术导入DRAM大规模制造，并参与下一代12英寸光罩产业倡议。这一布局标志着High NA EUV的应用从先进逻辑芯片正式延伸至存储领域，将为AI时代的半导体价值链创新注入新动能。
一、High NA EUV技术从逻辑芯片迈向DRAM制造 三星瞄准2028年量产目标
高数值孔径极紫外光（High NA EUV）技术正加速从先进逻辑芯片领域向存储器制造延伸。三星电子近日宣布，将扩大与阿斯麦的战略合作，计划于2028年前将High NA EUV导入未来DRAM的大规模制造，目标成为业界首家在DRAM量产中采用该技术的企业。
High NA EUV具备更高的光刻解析能力，有望延长DRAM制程微缩路线。通过减少复杂图形所需的制程步骤，该技术能够实现制程简化与效率提升的双重效果。过去，High NA EUV的产业导入主要集中在先进逻辑芯片领域——英特尔已在Intel 18A特定制程层使用该技术，台积电则计划自2030年起在先进制程量产中导入阿斯麦的High NA方案。三星此次将目标锁定DRAM，意味着这一尖端光刻技术的应用版图正在向先进存储器制造全面拓展。
需要指出的是，三星目前尚未公布将率先导入High NA EUV的具体DRAM世代、制程节点、量产厂区及设备数量等细节。因此，现阶段可以确认的是公司以2028年前导入DRAM大规模制造为目标，尚无法进一步推定其将用于特定的DRAM或HBM产品。
二、12英寸光罩倡议启动 消除拼接限制助力降本增效
三星同时宣布加入下一代12英寸High NA EUV光罩产业倡议，与阿斯麦及其他产业伙伴共同开发光罩技术和支援基础设施。这也是继台积电、英特尔之后，又一家全球主要芯片制造商表态参与大尺寸High NA EUV光罩布局。
半导体产业数十年来主要使用6英寸光罩，但在High NA EUV架构下，现行光罩格式正面临曝光范围及拼接限制的挑战。将光罩升级至12英寸后，预期可消除两张6英寸光罩进行曝光拼接的限制，进一步提高晶圆厂生产力并降低芯片制造成本，使先进芯片企业能够更完整地利用High NA EUV的解析能力。
三星方面表示，公司同时具备存储器与晶圆代工制造能力，并积累了先进的EUV微影经验，未来将与产业伙伴合作开发12英寸光罩所需技术及支援基础设施。这意味着三星参与12英寸光罩倡议，不仅服务于未来DRAM微缩需求，也有望支援先进逻辑与晶圆代工制程。不过，大尺寸光罩的转换仍涉及光罩制造、检测、自动化搬运、EDA工具、材料及曝光设备等诸多环节，需要整体产业共同建立标准。
三、三星CEO：AI时代重塑半导体价值链 技术创新需求全面提升
三星电子副会长兼首席执行官全永铉表示："AI时代正在改变半导体产业，也提高了整条价值链中技术创新的重要性。"他指出，三星将通过突破性技术及产业合作，持续推进存储器与晶圆代工等先进半导体制造，并借助扩大与阿斯麦的合作，为下一代AI与半导体技术建立坚实的制造基础。
阿斯麦总裁兼首席执行官Christophe Fouquet回应称，三星多年来一直是阿斯麦最重要的创新伙伴之一，双方共同推进了支撑现代半导体制造的关键技术。随着产业进入AI驱动的新阶段，阿斯麦与客户之间的紧密合作将变得愈发重要。
从产业格局来看，随着三星的正式加入，台积电、英特尔与三星三家全球领先的芯片制造商均已表态投入下一代大尺寸High NA EUV光罩生态系，但三家的导入阶段及应用方向各有侧重。英特尔已将High NA EUV用于Intel 18A特定层及部分Panther Lake产品，目前正利用6英寸光罩及拼接技术量产出货，同时推动6×12英寸光罩方案；三星则瞄准2028年前率先将High NA EUV导入DRAM大规模制造；台积电有意自2030年起在先进制程量产中导入High NA技术，并与阿斯麦规划于2031年前建立12英寸光罩试产线，2033年前让相关微影系统全面就绪。
展望未来，三星下一阶段的行业关注点，首先是能否在2028年前如期完成High NA EUV的DRAM量产导入；中长期则需观察12英寸光罩及相关基础设施是否能按产业规划逐步成熟，并实际展现出制程简化、生产力提升与成本下降的综合效益。
一、High NA EUV技术从逻辑芯片迈向DRAM制造 三星瞄准2028年量产目标
高数值孔径极紫外光（High NA EUV）技术正加速从先进逻辑芯片领域向存储器制造延伸。三星电子近日宣布，将扩大与阿斯麦的战略合作，计划于2028年前将High NA EUV导入未来DRAM的大规模制造，目标成为业界首家在DRAM量产中采用该技术的企业。
High NA EUV具备更高的光刻解析能力，有望延长DRAM制程微缩路线。通过减少复杂图形所需的制程步骤，该技术能够实现制程简化与效率提升的双重效果。过去，High NA EUV的产业导入主要集中在先进逻辑芯片领域——英特尔已在Intel 18A特定制程层使用该技术，台积电则计划自2030年起在先进制程量产中导入阿斯麦的High NA方案。三星此次将目标锁定DRAM，意味着这一尖端光刻技术的应用版图正在向先进存储器制造全面拓展。
需要指出的是，三星目前尚未公布将率先导入High NA EUV的具体DRAM世代、制程节点、量产厂区及设备数量等细节。因此，现阶段可以确认的是公司以2028年前导入DRAM大规模制造为目标，尚无法进一步推定其将用于特定的DRAM或HBM产品。
二、12英寸光罩倡议启动 消除拼接限制助力降本增效
三星同时宣布加入下一代12英寸High NA EUV光罩产业倡议，与阿斯麦及其他产业伙伴共同开发光罩技术和支援基础设施。这也是继台积电、英特尔之后，又一家全球主要芯片制造商表态参与大尺寸High NA EUV光罩布局。
半导体产业数十年来主要使用6英寸光罩，但在High NA EUV架构下，现行光罩格式正面临曝光范围及拼接限制的挑战。将光罩升级至12英寸后，预期可消除两张6英寸光罩进行曝光拼接的限制，进一步提高晶圆厂生产力并降低芯片制造成本，使先进芯片企业能够更完整地利用High NA EUV的解析能力。
三星方面表示，公司同时具备存储器与晶圆代工制造能力，并积累了先进的EUV微影经验，未来将与产业伙伴合作开发12英寸光罩所需技术及支援基础设施。这意味着三星参与12英寸光罩倡议，不仅服务于未来DRAM微缩需求，也有望支援先进逻辑与晶圆代工制程。不过，大尺寸光罩的转换仍涉及光罩制造、检测、自动化搬运、EDA工具、材料及曝光设备等诸多环节，需要整体产业共同建立标准。
三、三星CEO：AI时代重塑半导体价值链 技术创新需求全面提升
三星电子副会长兼首席执行官全永铉表示："AI时代正在改变半导体产业，也提高了整条价值链中技术创新的重要性。"他指出，三星将通过突破性技术及产业合作，持续推进存储器与晶圆代工等先进半导体制造，并借助扩大与阿斯麦的合作，为下一代AI与半导体技术建立坚实的制造基础。
阿斯麦总裁兼首席执行官Christophe Fouquet回应称，三星多年来一直是阿斯麦最重要的创新伙伴之一，双方共同推进了支撑现代半导体制造的关键技术。随着产业进入AI驱动的新阶段，阿斯麦与客户之间的紧密合作将变得愈发重要。
从产业格局来看，随着三星的正式加入，台积电、英特尔与三星三家全球领先的芯片制造商均已表态投入下一代大尺寸High NA EUV光罩生态系，但三家的导入阶段及应用方向各有侧重。英特尔已将High NA EUV用于Intel 18A特定层及部分Panther Lake产品，目前正利用6英寸光罩及拼接技术量产出货，同时推动6×12英寸光罩方案；三星则瞄准2028年前率先将High NA EUV导入DRAM大规模制造；台积电有意自2030年起在先进制程量产中导入High NA技术，并与阿斯麦规划于2031年前建立12英寸光罩试产线，2033年前让相关微影系统全面就绪。
展望未来，三星下一阶段的行业关注点，首先是能否在2028年前如期完成High NA EUV的DRAM量产导入；中长期则需观察12英寸光罩及相关基础设施是否能按产业规划逐步成熟，并实际展现出制程简化、生产力提升与成本下降的综合效益。
关闭返回